随着网络技术的不断发展,人们越来越多的将各种数据信息以不同的形态存放于网络上,从而与周围人实现了数据的共享。网络上信息容量的极具增加,对网络存储技术提出了更高的要求。作为网络存储实现方式之一的存储区域网络技术由于具有数据共享、数据统一存储等优点,已经成为国内外的研究热点。光纤通道协议的低延迟、高速率以及低误码率等能够很好的满足存储区域网络的要求。因此,大多数的存储区域网络都是基于光纤通道协议构成的。在存储区域网络的构成中,光纤通道交换机是核心设备。本文首先在光纤通道协议的基础上,分析了光纤通道交换机所实现的协议层次,然后介绍了光纤通道交换机的结构,光纤通道交换机分为数据帧交换层和管理层两大部分,本文的主要工作是设计并实现数据帧交换层中的交换电路。通过对交换电路排队方式以及交换结构的讨论,本文交换电路的排队方式采用VOQ形式的输入排队方式,交换结构采用Buffered-Crossbar交换结构。调度算法对交换机性能有着非常重要的影响,算法性能和硬件实现难易是衡量调度算法的关键因素。本文利用OPNET软件对交换电路进行建模,然后在伯努利均匀与ON-OFF突发流量下,对目前比较常用的几种调度算法进行仿真,最后综合考虑算法性能与硬件实现难易这两方面因素后,输入调度算法采用LQD_RR调度算法,输出调度算法采用RR调度算法。本文把交换电路的设计分为路由模块、输入缓存模块、输入调度算法、交换结构以及输出调度算法5个部分。路由模块通过提取数据帧中的D_ID字段,控制数据帧存入到相应的输入缓存中,输入调度算法读取输入缓存中的数据,并控制数据存入到交换结构相应的交叉点缓存中,输出调度算法读取交叉点缓存中的数据帧,并从输出端口输出。本文采用Verilog语言对交换电路的每个模块进行了RTL级描述,并用Modelsim软件做了功能仿真,仿真结果表明每个模块的设计都是正确的,然后将各个功能模块连接起来进行仿真,仿真结果表明了交换电路整体设计的正确性,最后在Quartus II环境下进行综合,用Alter Cyclone IV E FPGA开发板进行验证,代码经过时序分析,频率最大可以达到80.72MHz,满足本文交换电路时钟频率53.125MHz的设计要求,并且通过SignalTap抓取的输入与输出数据结果一致,从而证明了交换电路硬件设计的正确性。