论文部分内容阅读
随着人们对通信传输质量的追求越来越高,信道编码理论得到了广泛地应用,本文研究了两种信道编码——卷积码和Turbo码在多核DSP的设计与实现。首先,本文介绍了信道编码的技术概述,由此引出卷积码和Turbo码的研究与应用现状,并将卷积码应用于航空通信的信令编码,将Turbo码应用于航空通信的数据编码。然后,本文介绍了系统的全链路以及实现的硬件平台,重点介绍了TMS320C667x系列的DSP芯片、SYS/BIOS多核开发结构、C6670芯片内置的Turbo码译码协处理器TCP3D以及DSP与其他外设通信用到的SRIO接口。之后,本文介绍了卷积码的编译码结构,利用C语言实现了卷积码的编译码模块,并集成到MATLAB仿真链路中进行了仿真,在此基础上研究了不同编码参数对卷积码性能的影响,具体参数包括:约束长度、码率以及判决方式,最终选择了约束长度为7、码率为1/2的卷积码。判决方式会根据调制方式的不同做相应调整。论文仿真了简单分块并行译码、重叠分块并行译码的性能,并将四分块重叠并行译码作为随路信令的译码方式。论文用多核DSP实现了卷积码编译码,并设计了发送端和接收端的数据处理流程。接下来,本文介绍了Turbo码的编译码结构,利用C语言实现了Turbo码的编译码模块,通过将其集成到MATLAB仿真链路中进行仿真,研究了不同编码参数对Turbo码性能的影响,最终选择了约束长度为4的[13,15]递归系统卷积码,采用3GPP给定的交织器参数,编码长度为3136比特,码率为1/2。译码时采用MAX-Log-MAP算法,迭代次数为4次。论文进一步描述了适合多核DSP实现的分块并行译码算法,以降低译码时延。论文分别对简单分块并行译码、重叠分块并行译码、边界状态迭代分块译码方法进行了仿真。在此基础上,采用多核DSP实现了Turbo码编译码,并设计了发送端和接收端的数据处理流程。最后,本文测试了卷积码和Turbo码编译码在DSP内自环的结果,并与MATLAB仿真结果作对比,验证了实现的有效性。论文对编译码时间的测试结果表明,编译码能在规定时间内完成,满足系统要求。论文还进一步测试了全链路在航空通信不同场景下的性能,验证了全链路的正确性。