论文部分内容阅读
近年来,以电池作为电源的电子产品得到广泛使用,迫切要求采用低电压的模拟电路来降低功耗,所以低电压、低功耗模拟电路设计技术正成为研究的热点。在低压工作下,CMOS运放信号的动态范围减小,信噪比(Signal to Noise Ratio,SNR)降低。为了扩大信号的动态范围,低电压运放通常需要输入输出的信号范围能达到全摆幅(rail-to-rail)。然而晶体管的阈值电压(threshold voltage)不会随着电源电压等比例降低,解决阈值电压对电源电压和输入信号的受限问题变得十分重要。本文设计了一种实用的电平位移(Level-Shifting)电路,为运放的输入级提供了良好的电平位移。整个电路采用CSMC 0.5μm工艺Level49的参数模型进行设计,输入级采用了NMOS管和PMOS管并联的互补差动输入对结构;中间级采用适合低电压工作的低压宽摆幅共源共栅(Cascode)结构;输出级采用传统的甲类放大器来得到轨至轨(rail-to-rail)的输出;频率补偿电路通过把补偿电容置于共源共栅器件的源级和输出结点之间,获得了高频的零点和极点分裂;基于与电源无关的偏置结构,设计了运放的偏置电路,为运放提供了稳定的偏置电压和偏置电流。用HSPICE软件对所设计的电路进行了仿真。在1.3V的工作电源下,运算放大器的共模输入电压范围和输出电压摆幅基本上达到了全摆幅,并能获得106dB的低频开环电压增益,5.2MHz单位增益带宽,55°的相位裕度;运放的电源抑制比为93dB,对运放的电源波动有较强的抑制能力;运放的共模抑制比约为115dB,有较强的放大差模信号和抑制共模信号的能力;运放的正转换速率和负转换速率分别为2.9V/μs和6.7V/μs;运放的功耗为178μW;当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作。电路结构简单紧凑,仿真结果与预先设定技术指标基本吻合,实现了低电压低功耗全摆幅性能。