本文介绍了利用现场可编程门阵列(Field Programmable Gate Array, FPGA)加速等离子体时域有限差分(Finite-Difference Time-Domain, FDTD)算法的方法。由于FPGA同时具备了软件计算的灵活性与专用集成电路的速度优势,而且适合于并行处理、流水线处理以及定点运算,因而特别适用于像FDTD这样拥有良好并行特性的数值算法。首先,我们介绍了利用FPGA加速一维等离子体FDTD算法的方法,该设计中我们使用定点表示法,对算法以及存储器接口进行优化,使用了多个更新模块通过多路复用器连接到多个存储器上,并使得不同场值的更新同时进行,充分发挥了FPGA的并行运算特性。我们使用一个一维的等离子体FDTD算例对该设计进行验证,结果表明在保持较高精度的同时,取得了较好的加速效果。然后,我们介绍了如何利用FPGA加速二维等离子体FDTD算法,在该设计中我们同样使用定点表示法,但使用了通用更新模块并将该模块接到一个存储器上,这样避免了多路复用造成连线过密的问题,而且多个值的更新可以使用同一个更新模块,模块重用的程度以及资源利用效率大大提高,并且结构更为清晰。我们使用了一个二维等离子体FDTD的算例进行验证,结果表明精度较高,有一定的加速效果,在资源与速度上做了较好的权衡。最后我们对利用FPGA进行三维等离子体FDTD算法加速进行了分析,首先我们根据在一维及二维加速中的设计经验,分析了设计三维等离子体FDTD加速的可行性,然后对三维等离子体FDTD算法的FPGA加速的主要问题以及解决方法进行了分析,对研究现状进行了介绍并对未来的研究方向进行了展望。为后续的研究奠定了良好的基础。