射频识别技术(RFID)是近年来一个非常热门的研究领域,其系统硬件组成主要有阅读器和电子标签。其中电子标签为了便于附着就物体上,结构一般较为简单,实际应用中也以无源标签最为广泛,这方面技术已十分成熟。而射频识别阅读器较其标签结构要复杂的多,阅读器的多功能化、便携性和多频化等的发展趋势明显,阅读器的小型化是实现这些性能的基础。阅读器的小型化方法主要有天线的小型化和电路的小型化。本文将主要研究射频识别阅读器前端电路的小型化。低温共烧陶瓷(LTCC)技术是一种新型的射频电路加工集成形式和工艺。广泛应用在TR组件等高密度射频电路模块中。射频识别阅读器专用芯片使得阅读器小型化向前迈进一大步,而芯片外围的匹配电路却占用了较大面积,这里我们探究如何将射频识别阅读器前端芯片匹配电路利用LTCC技术进行实现,以实现阅读器电路的进一步小型化。我们选择奥微电子的AS3991芯片作为RFID阅读器射频芯片,对芯片外围所需的匹配电路进行设计和仿真。得到匹配电路共需要22p F和6p F电容各两个,16.3n H和4n H电感各两个以及四种型号共八条微带线。接下来我们对匹配电路所需的分立元件进行设计和建模,基于LTCC技术的微带线在原有接地板基础上与匹配电路整体地板之间需要通孔连接,我们研究了通孔数量对微带线传输性能的影响后,合理设计了微带线。基于LTCC技术的电感,我们设计了多层的内埋置正方形螺旋电感,多层结构减小了电感占用面积,通过理论估算和仿真调试确定了电感的尺寸。基于LTCC技术的电容设计,我们采用正六边形极板中心馈电的形式,谐振频率提高到2GHz以上,达到了阅读器工作要求。在所设计的分立元件的基础上,将各种微带线、电容和电感模型进行LTCC多层基板布局布线。布局布线中减少传输线的平行放置情况,尽量增大元件之间的距离,并采用公用接地板对称布局的形式,设计出了共16层的匹配电路模型。各端口的反射系数均小于-10d B,传输系数大于-1d B,满足射频识别阅读器工作需要。同时与传统元件搭建的匹配电路相比,小型化程度提高了至少30%。