随着通信系统的发展,信号传输频率不断提高,数字接收机在通信系统占据的位置也越显重要。在通信系统中,由于信号在传输过程中受到信道偏斜、多径干扰、多普勒效应等影响,造成接收端与发射端的信号存在一定的偏差,此偏差将会影响通信的信号质量或造成通信系统中断。因此在数字通信系统中,需要对接收到的信号进行相应的同步处理,保证在数字接收机中能够产生相干载波和同步时钟,可以准确的解调出原始信号。数字接收机中同步系统的作用主要是为了保障数字接收机能够在进行相干解调时的准确性和符号码元的一致性,保证通信系统的正确运行,所以在数字通信过程中同步系统对于数字接收机是不可或缺的。本论文重点围绕数字接收机的同步系统设计及FPGA实现开展研究。在数字接收机同步系统设计方面,首先对同步系统中载波同步和符号同步两种算法进行分析,着重阐述同步系统中各主要模块的工作原理及设计思想。确定同步系统中的设计参数,并使用Matlab软件进行算法验证,在Vivado 2015.4集成开发环境下进行同步系统Verilog HDL程序编写,同时在Modelsim软件下进行同步系统的仿真验证。在数字接收机硬件设计与实现方面,设计中数模转换模块采用AD9628芯片,将中频模拟信号转化为数字信号。数字接收机硬件平台基于FPGA实现,硬件平台的设计包括电源模块、时钟模块、FPGA模块、ADC模块。最后,在硬件平台上进行数字接收机同步系统在线测试。测试结果表明,在采样率为80MHz,信号带宽为5MHz,信号中心频率为5MHz的测试条件下。同步系统中载波同步在频偏为±50KHz范围内,捕获精度达±10Hz,符号同步能够实现输出二进制码元的正确性。