数字视频应用已渗透到人们生活的每一个角落,并呈现出高清化、复杂化、多样化的发展趋势,这对数字视频编解码系统的处理能力、在复杂环境中的适应能力、满足多样化需求的能力提出了更高的要求。本文以数字视频应用终端的核心组件之一——数字视频解码器为研究对象,结合目前较为流行的视频编解码标准之一的H.264标准,从系统设计、模块设计、差错隐藏、直接降低分辨率解码等方面对H.264解码器的设计与实现进行了深入研究。具体研究成果与创新如下：1.针对高清视频的解码,在H.264解码理论模型的基础上,对H.264高清实时解码芯片进行了系统分析与设计,并对设计方案进行了验证。提出了一种双总线的H.264解码器设计结构,缓解系统总线带宽压力的同时尽量不增加系统的实现复杂度。在基于数据驱动的异步流水线结构中,设计了一种用于流水级间的切换缓存模块SBM,平衡模块间的处理速度以及同一模块对不同宏块的处理速度,与传统的异步流水线结构相比,采用SBM可以节省接近11%的片上存储资源和31%的级间I/O操作。建议了一种DPB数据存储组织方式,简化了DPB管理逻辑。2.根据系统设计对解码器模块的性能要求,在对解码器主要模块的原理进行透彻分析的基础上,进行了模块的优化设计与实现,当FPGA验证系统的工作频率为81MHz时,各模块能正确解码,验证了各模块符合实时高清解码系统对模块的要求。模块设计过程中研究了以下优化方法：CAVLC模块中根据比特串前导零的个数将大表化为易于用组合逻辑实现的小表,用组合逻辑实现查找表算法；IDCT变换的蝶形算法采用非阻塞赋值的方式实现,并实现块级的流水处理；对帧内模块进行细分并进行流水处理,分配片上区域缓存邻块相关信息；设计DPB存储控制器,简化模块对存储的访问逻辑设计。3.针对传输错误对视频解码造成的影响,对基于光流理论的整帧图像丢失差错隐藏算法进行改进,改进算法实现简单,且恢复的视频图像没有明显的块效应和失真,恢复视频质量在多数情况下优于现有算法,并可有效防止误差扩散。在改进算法的基础上,提出了一种适于硬件实现的、适用于整帧图像和部分宏块丢失的通用实时差错隐藏算法,该方法PSNR和抗误差传播性能均优于H.264 JM中的参考算法,且能用一种算法处理部分宏块丢失和整帧图像丢失两种问题,硬件实现时可降低逻辑电路资源消耗,达到节约成本的目的。4、针对视频应用中多分辨率终端共存的情况,提出了一种直接对高分辨率码流进行低分辨率解码的算法。在对直接降低空问分辨率解码算法研究的基础上,提出了一种新的直接降低空间分辨率的解码算法框架,不影响标准解码器的框架结构,且可以避免大量解码参数的变化。针对H.264的新特性,对整数IDCT变换的直接降低分辨率算法进行了研究,设计了对残差进行降低空间分辨率的解码算法。针对帧内预测宏块,推导了直接降低空问分辨率解码的帧内预测公式；针对帧内预测宏块,提出了“参考块缩放法”,在不明显增加解码复杂度的情况下,有效减少误差漂移。仿真结果表明,建议算法在不增加、甚至降低系统复杂度的前提下,大幅提高了解码图像质量。