公交客流量统计对构建智能公交系统有着重要意义。基于视觉监测技术的自动乘客计数方法为合理调度公交车辆资源提供了解决途径。但是图像视频数据量大的特点使得众多运行在普通串行处理器上的图像算法难以满足实际应用场景下的实时性要求。可编程逻辑阵列FPGA具有丰富的硬件逻辑资源,其高速并行运算能力和所具有的流水线结构设计优势使得它适用于大多数图像算法的并行化。本文采用FPGA作为核心处理器,对人头检测计数中图像预处理部分的并行化处理和流水线结构设计进行了研究,主要内容如下:1、搭建了一系列包括CMOS摄像头图像采集、SDRAM图像存储、FPGA图像并行处理及VGA图像显示在内的硬件系统框架。根据CMOS摄像头、SDRAM存储器和VGA协议的时序和功能要求,实现了CMOS摄像头的图像数据采集,SDRAM存储器的读写控制和VGA协议下的正常显示。2、分析了人头检测计数方法中预处理部分的运算量占比和并行化设计的可能性,选择其中包含大量乘加运算且适合并行化的算法进行加速。用流水线及并行结构方式实现了对彩色图像灰度化、高斯平滑滤波、Canny边缘检测以及背景擦除的加速处理。3、实验波形和结果图像表明,在相同条件下,采用FPGA并行加速的人头检测预处理可以准确地去除复杂的背景噪声,提取出运动目标的边缘轮廓,与PC串行处理相比,可显著提升视频图像预处理速度,加速比可达26倍。