逐次逼近型模数转换器(SARADC)由于其结构简单、功耗低、面积小、易集成等特点，在中等速率、中至高等精度应用场合受到了广泛的青睐。为了满足精密仪表、医疗设备和工业成像等应用对高精度和低功耗ADC的需要，高精度SARADC的低功耗设计显得尤为重要。而影响SAR ADC精度的主要因素是电容的匹配性，因此为了实现高精度的SARADC，必须对电容的失配采取一定形式的校准技术。传统的校准方式都是由模拟电路来实现的，而随着CMOS工艺的不断提高数字电路在速度、集成度和面积方面有很大的优势，如果校准技术能用数字电路实现将带来很大的好处。论文首先提出了一种用于实现高精度SARADC的新型分段结构。研究了分段结构二进制电容网络中寄生电容和电容失配对ADC性能的影响，并在Matlab中建立了行为级模型，仿真验证和理论推导一致。同时，详细分析了高精度比较器的实现以及失调电压。然后在Cadence中基于TSMC0.18μm CMOS工艺设计了一种16位1MS/s SARADC，在3.0V电源电压下所设计的ADC的SNDR为96.8dB。最后研究了SAR ADC的校准技术，详细阐述了基于“Split ADC”的数字校准技术。并在Matlab中对基于“Split ADC”的数字校准技术进行行为级建模仿真，仿真结果验证了该校准技术的可靠性。