功率放大器是通信系统中必不可少的组成部分。为了提高功率放大器的效率,现代通信系统中的功率放大器总是工作在1dB压缩点附近,然而由于功率放大器存在固有的非线性特性,会造成严重的非线性失真即带内传输误码率增大、带外频谱扩展。随着通信事业的迅猛发展,新的调制技术的广泛使用,要求功率放大器处理更高峰均比和更高带宽的信号,这不仅对功率放大器的线性度提出了更高的要求,也使得功率放大器的记忆效应凸显出来。随着数字芯片工业的长足发展,数字预失真技术已成为最重要的功放线性化技术。本文围绕数字预失真技术的算法和实现做了深入的研究工作。首先,本文在介绍功率放大器非线性指标基础之上,分别研究了基于直接学习结构的NARMA预失真器和间接学习结构的记忆多项式预失真器,并通过算法仿真验证了两种预失真器对功率放大器非线性和记忆效应的补偿作用。之后,本文分别推导出了NARMA和记忆多项式预失真器易于FPGA实现的多查找表结构,出于结构稳定性和实现复杂度考虑,最后在硬件系统上实现了记忆多项式预失真器。本文所实现的功率放大器基带预失真数字系统基于单FPGA架构,在FPGA中实现数字上下变频、环路延迟估计、多查找表等结构,在嵌入式处理器中实现复杂地参数提取算法,单FPGA架构避免了系统附加DSP等数字处理器件,降低了各模块通信的难度和整个数字系统的复杂度。当然在预失真器设计时需考虑的变频器带宽选择、合成增益选择、环路延迟估计等关键问题也得到了详细的讨论。最后通过实际硬件测试,验证了本文所设计和实现的基带预失真器对功放传输带内和带外特性的改善。