论文部分内容阅读
随着信息技术的高速发展，在通信的各个领域，数据传输量迅速增长。近年来，由于CMOS技术迅速发展，芯片内的时钟频率已经达到GHz级[1]，而在传输线路方面，传统的并行接口的远距离传输线路复杂度等问题成为了其提高数据传输的瓶颈。然而，应用于光纤通信的串行接口技术—串行器/解串器(SerDes)，由于其具有更高的数据吞吐量、更低的功耗和更高的可靠性等优点，正逐步取代传统的并行接口技术而成为高速接口技术的主流。因此，开发具有自主知识产权的，高性能的SerDes系统，对推动我国通信产业的发展具有重大的意义。
本文主要研究了高速SerDes中的字对齐电路，分别采用了半定制设计方法与全定制设计方法完成电路的设计与实现。根据SerDes系统的特点，在研究比较了三种字对齐电路结构之后，确定并行结构作为本文的研究对象。对于半定制设计，采用了流水线设计技术提高电路的工作速率，并基于TSMC0.18μmCMOS工艺，完成电路的设计与实现。芯片的测试结果表明:在1.8V的电源电压下，电路最高工作速率达到了8Gb/s，在6.25Gb/s工作速率条件下，字对齐电路的平均工作电流为10.08mA。
在完成半定制设计的基础上，为研究设计更高性能的SerDes电路，本文接着设计了一个全定制10Gb/s字对齐电路，其中重点研究了各子模电路的结构以及整体电路的时序优化。该电路已采用TSMC0.18μmCMOS工艺实现并流片，整体电路版图面积为1.025×0.775mm2，后仿真结果表明:在1.8V的电源和SS工艺角的条件下，工作速率达到11Gb/s，平均功耗为20mW，满足设计指标要求。
文中介绍的高速字对齐电路设计，为进一步研究设计更高速、低成本的SerDes打下了较好的基础，为高速串行通信技术的更快发展和更广阔的应用提供了支持。