人工智能技术已逐步进入人们的生活,随着网络的广泛应用,人工智能技术已经渗透到各行各业。随着人工智能技术中算法的规模和复杂性不断增加,传统的计算架构已经难以满足当前海量的数据计算需求,因此,人们开始构建新的计算架构来提升人工智能处理平台的性能。为了提高人工智能处理平台的计算性能,本文首先设计了国产兆芯-FPGA人工智能处理平台,本文解决了兆芯CPU与多块DE10-Standard开发板数据传输的问题,并通过硬件描述语言设计了浮点数矩阵乘法系统,最后在此系统中实现了一组浮点矩阵的乘法运算。为了更好的利用国产兆芯-FPGA中硬件资源并实现更高的性能,本文设计了一种深度流水的OpenCL内核加速系统框架,这种框架能够跨越算法中的不同层执行加速操作,而无需重新对FPGA进行编程。本设计主要针对YOLOv2算法中的卷积层、池化层和归一化层进行并行加速。由于本文工作是首次针对国产兆芯-FPGA基于OpenCL的YOLOv2算法加速系统的研究,为了与其他基于高端FPGA的设计进行比较,本文分别在Xilinx Zynq-7000 FPGA的加速系统平台和本文设计的加速系统平台上分别进行手写体识别的试验,实验数据表明本文所设计的加速方案仅用了0.42ms就能识别一张手写体图片,与Xilinx Zynq-7000 FPGA平台的0.67ms相比节省了将近三分之一的时间,而且还提高了资源利用率,最后我们通过测试多张手写体图片,发现本设计随着任务的增长,速度增加的最明显。实验表明本文所设计的人工智能处理平台具有很好的加速效果,达到了设计的目的。