集成电路测试对集成电路的发展具有重要意义,不仅可以确保系统的可靠性,而且可以降低系统成本。集成电路测试系统的研发是集成电路测试产业的重要组成部分,研发和制造高水平的集成电路测试系统具有十分重要的意义。 本文对集成电路测试系统的一些关键问题进行了探讨。在分析集成电路基本结构的基础上,对后逻辑支持电路进行分析,采用延迟线分段补偿时差,提出一种提高后逻辑支持电路工作速度的方案并加以实验验证;对集成电路测试系统定时电路关键部件模拟延迟线的性能进行了理论分析和实验,包括模拟延迟线定时分辨率的分析,电压干扰、温度、非线性等因素对定时精度影响的分析;使用CAD工具PSpice对模拟延迟线性能进行了仿真实验并对内部比较器结构进行了改进。 仿真实验表明,本文提出的后逻辑支持电路改进方案可以提高测试系统速度;模拟延迟线定时分辨率较高,但是定时精度却难以提高,因此延迟线必须走集成化的道路。