论文部分内容阅读
随着微电子技术的不断发展,存储器呈现出高集成度、快速、低功耗的发展趋势。静态随机读写存储器（SRAM）作为存储器大家庭中的一员,近年来得到了长足的发展。它作为半导体存储器中不可缺少的一类产品,在计算机、通信等高速数据交换系统中得到了广泛的应用。资料显示,存储器市场占目前整个半导体市场的35%,而静态随机读写存储器则占各种存储器总额的15%左右,并且随着技术的改进和工艺的进步,每年以10%的速度递增。因此,对静态随机读写存储器的深入研究具有深远的意义。静态随机读写存储器的存取速度由地址输入到数据输出的关键路径决定;关键路径主要包括地址缓冲、译码器、存储单元、灵敏放大器和输出缓冲电路等。存储单元是存储器的核心部分,结构相对固定,其性能往往由当前的工艺水平决定。所以,在静态存储器的设计过程中,更注重的是通过对译码器、灵敏放大器等外围关键电路的优化设计来提高存储器的性能。对SRAM的设计一般要在速度、面积、功耗三者之间反复权衡,力求达到一个最佳值。本文设计了一款256Kb的静态随机读写存储器。首先介绍了该静态随机读写存储器的结构和工作原理,重点放在存储单元、译码器、灵敏放大器、分级位线结构的设计上。通过分析影响存储器速度和功耗的原因,提出了相应的优化措施,以通过对外围电路结构的改进而改善整个存储器的性能。最后,在0.25μm CMOS标准工艺条件下,系统通过Hspice和Hsim进行模拟。仿真结果显示:在典型的工作条件下(VDD=2.5V,T=25℃),数据存取时间小于12ns。各项设计参数都达到了预期的目标。因此,在同等工艺条件下,该存储器具有高速、低功耗的特点,对今后的存储器研究开发具有一定的借鉴作用。全文分为六章,第一章介绍了存储器的分类及发展概况;第二章给出了本文设计的静态随机读写存储器的系统结构;第三章为SRAM关键电路设计;第四章对存储阵列进行优化设计;第五章为存储器总体设计与仿真;最后一章为结论与展望。