论文部分内容阅读
随着物联网、5G系统和云计算等技术的兴起与发展,人们对于通信系统中的数据传输速率要求越来越高。高速传输系统信道中的高频损耗、反射、串扰、噪声等非理想特性造成的码间干扰是影响数据速率进一步提高的关键因素。采用高性能、低成本的均衡器可以解决大部分非理想因素带来的问题,因而成为国内外高速通信系统中的研究热点。本文主要研究l0Gbps高速串行通信系统中的判决反馈均衡器(DFE)以及部分响应最大似然序列检测(PRMLSD)的设计与实现。本文首先基于Matlab和ADS平台上对包含信号源、信道和DEF模块的高速串行通信系统进行了仿真分析,分析比较了DFE在各种不同的信道条件以及不同数据传输速率下的性能表现。在此基础上本文采用0.18μmmCMOS工艺设计了工作速率为10Gb/s的两抽头判决反馈均衡器。为了更好的适应信道条件变化,本文的DFE带有自适应性模块,该模块采用模拟最小均方(LMS)算法实现。同时为了满足速率要求,DFE采用半速率结构。该DFE已经提交流片,包括焊盘在内芯片面积为600μmx550μm=0.33mm2。后仿真结果表明该DFE可以工作在10Gb/s的数据速率。本文还研究了PRMLSD的建模与实现方法。本文的PRMLSD采用维特比算法实现,主要包括三个模块：分支度量单元、ACS单元以及幸存信息存储单元。在译码过程中,PRMLSD采用回溯法进行最后的译码输出,为防止溢出,定时对幸存路径存储单元进行最小值消除操作。本文给出了PRMLSD的逻辑综合结果及综合报告。最后,论文还研究比较了PRMLSD与DFE的误码性能,在相同的判决误码率条件下,PRMLSD相对DFE可以得到3dB左右的信噪比增益,并且随着信道衰减的加大,PRMLSD相对于传统的DFE的误码率增益更高,性能更优。