论文部分内容阅读
移动通信经历了从模拟无线电到数字无线电,再从数字无线电到软件无线电。移动无线网络已经进入3G时代并且正向4G时代迈进。三网融合的强大趋势给各通信领域的电子系统中的模数转换器(ADC)提出了更高的要求,即高带宽和高精度。例如,在无线电收接发系统中,为了使模拟处理模块数字化,经常把ADC设计得更靠近天线。而ADC的设计就是软件无线电技术的众多设计难点之一。高速高精度的模数转换器设计已经成为ADC设计的主要挑战。流水线模数转换器(Pipeline ADC)由于其在速度、面积、功耗以及精度方面具有较好的折中,是高速高精度ADC的主要实现方式。然而高性能的Pipeline ADC需要高性能的模拟模块,如高增益高带宽的运放,会产生很大的功耗。另一方面,随着工艺特征尺寸的下降,以及低压、低功耗的需求,逐次逼近型模数转换器(SAR ADC)进入人们的视野。由于数字模块较多,因此SAR ADC芯片正随着工艺发展逐渐趋近全数字化实现。但是高速高精度的SAR ADC设计时,在功耗、面积、速度和精度上很难折中,这些主要取决于采用的工艺。因此在高速高精度领域,SAR ADC的设计并不多见。本文首先阐述了SAR ADC的基本原理。详细地分析了SAR ADC中电容阵列的电容失配效应以及电容阵列开关时序对ADC的线性度的影响关系,给出了一种设计SAR ADC电容的新设计思路。在简单介绍了Pipeline ADC中关键模块增益数模单元(MDAC)的工作原理后,提出了一种全新的ADC。由于这种ADC将SAR ADC与Pipeline ADC有效地结合起来,因此在本文中称为Pipeline-SAR ADC。本文详细分析了Pipeline-SAR ADC的非理想因素,提出相应的解决方案,并对Pipeline-SAR ADC的架构作了系统分析。在关键模块设计中,提出了多个新型电路模块和设计思路,使得高速、中高精度、低功耗ADC得以实现。通过分析和实验,可以得出的结论是Pipeline-SAR ADC能够将SAR ADC与Pipeline ADC两种转换器的优点完美地结合起来,开辟了一种设计高速高精度、低功耗ADC的新方法。本文采用SMIC 0.18μm 1P6M 1.8V标准CMOS工艺制造实现了12位50MHz Pipeline-SAR ADC。后仿真表明:当采样频率为50MS/s,输入信号频率为24.854MHz的满摆幅正弦差分信号时得到输出信号的无杂散波动态范围(SFDR)为84.6dB、信号噪声失真比(SNDR)为72.42dB、有效位数(ENOB)为11.74位;当输入信号为较低频率时,后仿真得到SFDR为91.92dB、SNDR为73.13dB、ENOB为11.86位;甚至当输入信号频率为49.853515625MHz远超过奈奎斯特(Nyquist)频率时,SFDR仍维持在75dB以上。芯片的测试得到的结果也较好地满足设计预期。在1.8V供电电压下,芯片的功耗仅为10.8mW。在输入信号频率为9.911111MHz时,测得SFDR为81.97dB,SNDR为67.53dB;在输入信号频率为24.111111MHz时,测得SFDR为77.13dB,SNDR为67.01d B。静态特性方面,DNL限定在+0.536LSB和-0.676LSB之间,INL限定在+0.959LSB和-1.025LSB之间。