论文部分内容阅读
电信传输方式自模拟转变为数字以来，一直沿用的是PDH(Plesiochronous Digital Hierarchy，准同步数字系列)传输方式。然而，随着现代电信技术的迅猛发展，PDH传输方式正逐渐暴露出许多不足之处，越来越不能适应信息时代对电信网的要求。在这种形势下，SDH(Synchronous Digital Hierarchy，同步数字体系)的出现就成为电信技术进一步发展的必然趋势。SDH作为一种有机地接合了高速大容量光纤传输技术和智能网技术的新型传输体制，由于其特有的高度灵活性、可管理性，它已成为光纤通信的一个重要发展方向。 在SDH中，传输信号的基本构成是155.52Mbit／s的第一级同步传送模块STM-1(Synchronous Transport Module，同步传送模块)，STM-1承载的业务信号的种类和范围非常广泛。N个STM-1可以通过字节间插复用成更高速率的STM-N信号。由于网络经营者不可能全部放弃现存的PDH网，因此，SDH必须可以在PDH环境下使用，与现存的PDH很好地兼容。 2.048Mbit／s支路信号E1(Electrical interface signal，电接口信号)作为公用网中基本传输速率接口，应用极为广泛，因此实现2.048Mbit／s支路信号E1与STM-1的上插／下分是实现PDH与SDH兼容的重要部分。 本论文所研究的内容为E1／VC-4映射解映射系统(VC-4为STM-1的净负荷)，它可以支持四路E1支路信号异步地映射到VC-4或者从VC-4解映射出来，E1信号可以是HDB3(high density bipolar)正负双轨信号也可以是NRZ(Non Return to Zero)。该系统可用作分插复用器、终端复用器以及双单向环、单单向环。 本论文从系统设计的角度介绍了E1／VC-4映射解映射系统的整体设计方案，并进行了功能划分和模块划分。本系统设计采用了当今集成电路设计中所广泛采用的自顶向下(Top—Down)的设计方法，用硬件描述语言Verilog作为设计输入对电路模块进行了设计。使用Synopsys公司的VCS、Design Compiler对这些电路模块进行了仿真和综合，并采用ALTERA公司的FPGA(Cyclone系列)EP1C6T144C8器件作为验证平台对这些电路模块进行了FPGA验证。