伴随着计算机网络与通信技术的快速发展,以及物联网技术的广泛应用,如何保障消息在传输过程中的安全性以及个人隐私的安全性日益受到人们的关注。哈希函数作为密码学的一个重要分支,被广泛应用于消息认证、数字签名、身份验证等领域,正是这些基于哈希算法基础应用所组成的各种通信安全协议成为了信息安全的重要保障。近年来随着传统哈希函数的安全性不断受到威胁,为提高哈希函数的安全性,NIST在2012年将Keccak算法确立为新一代哈希函数标准,并命名为SHA-3。本论文针对SHA-3算法基于FPGA的硬件实现与系统设计进行了以下研究工作。在介绍哈希函数的概念性质及其在信息安全领域重要应用的基础上,分析了SHA-3算法的算法结构、核心置换函数的五步迭代过程以及算法所支持的四个版本的具体定义。总结并分析了加密算法硬件实现过程中常用到的优化方法及不同优化方法对性能影响的定性分析。以不同优化方法及参数对SHA-3算法进行了硬件实现。在基本迭代结构和轮函数展开结构中,优化了轮常数发生器的实现;在轮函数内增加流水线的优化方式中,提出了一种新的流水线切割方式,使原关键路径更均匀的分配到三级流水线当中;在轮函数间增加流水线的优化方式中,提出一种自反馈与流水相结合的新结构,使硬件可以更灵活地处理新的消息块;在沿Slice方向垂直折叠的优化方式中,提出了一种使用两组分布式RAM保存中间状态的结构,并且通过增加少量额外的时钟周期和寄存器,解决了θ运算的数据依赖性。针对论文中提出的各种SHA-3算法硬件实现结构,使用专业仿真工具VCS和特定的测试集验证了其功能的正确性,使用Xilinx提供的开发环境ISE 14.7在Virtex-5和Virtex-6系列FPGA上进行了综合并得出了硬件实现性能。在分析了不同优化结构对性能的影响后,针对不同实现需求和不同优化方向给出了建议的实现结构。在SHA-3算法模块的基础上,通过添加主从设备总线接口、定义状态和控制寄存器、设计任务逻辑和有限状态机实现了SHA-3算法IP核的封装。使用开源处理器蜂鸟E203和开源嵌入式开发环境HBird-E-SDK作为实现平台完成了整个系统的软硬件设计。最后将整个系统下载到Perf-V开发板进行板级验证,结果表明SHA-3算法IP能正确高效地完成哈希运算。