几乎所有的现代通信系统都需要稳定的周期信号——时钟来提供基本的时序基础。周期时钟信号的产生由于受制造工艺的限制成为高速通信系统急需解决的问题,这些时钟信号一般由锁相环电路产生。本文系统研究了锁相环的环路稳定性能、环路噪声性能,和模块电路设计。从片内集成易行性、小面积、多相位角度出发,选择环形振荡器作为电路核心,研究和实现应用于多边带频分复用超宽带无线接收器中的锁相环设计。首先,从锁相技术基本理论出发,提出了基于开环最大阈值法的三阶闭环设计方法。这种方法是对已有的二阶闭环近似分析三阶锁相环方法的改进,其对锁相环线性建模真实反应了环路的动态特性,且比传统的三阶闭环分析更直观、简单。同时详细推导了三阶线性模型的输入阶跃响应,并给出了对应的三阶开环(波特图)和三阶闭环(根轨迹)的分析与验证。接着结合模块电路噪声特性分析了环路的噪声性能,根据超宽带系统指标特点使用最小带内积分噪声设计方法确定了环路带宽,对稳定性、噪声和功耗性能进行了权衡,给出了环路参数设计的完整流程。然后,系统总结了现有的环振噪声分析理论,分析了各种结构电路对几类噪声源的反应机制。并针对高频、低功耗、低噪声环振设计要求,以及高频应用下环振VCO的工艺和温度相关频偏与小增益的矛盾,提出并设计了两种新型电路,均使用0.18μm标准CMOS工艺,1.6V电源电压,经流片验证,测试结果均符合设计目的。最后,对锁相环中重要模块电荷泵电路和高频分频器进行了详尽的分析并设计了满足设计指标的电路。其中在电荷泵电路分析中给出了环路参考时钟频率杂散和电荷泵噪声的理论推导,设计了高匹配度的电荷泵电路。在高频分频器分析中从多个角度分析了共源耦合结构分频器的工作原理,从而指导电路低功耗设计,并提出了输出幅度稳定,宽工作频率范围的高频分频器。