内存控制器是影响计算机系统内存与CPU之间数据交换的重要部件之一。内存控制器决定着计算机系统内存的最大容量、BANK数量、类型、速度、颗粒数据深度和数据宽度等重要参数,并以自动化的方式处理CPU对存储器的访问请求。内存控制器的速度和效率,对计算机系统的整体性能有较大影响。因此,研究内存控制器的IC设计和验证关键技术,具有重要的研究意义和应用价值。本文选取一款应用于嵌入式SRAM存储系统的SRAM控制器为研究对象,根据SRAM控制器和访问SRAM的微引擎设计规范,对SRAM控制器的主要功能和先进性做了深入研究,重点分析了控制器内部的处理访问命令的功能划分和子电路的工作过程,完成了SRAM访问指令的机器码格式分析,并提出了一套适用于固定长度指令集的分析方法。在SRAM控制器的门级网表基础上,根据门级网表验证的特殊性,在验证平台设计过程中采用多项新技术,提出一套了高效的、可移植性较好的验证方案,并采用基于模拟的验证方法,对SRAM控制器的网表电路进行了验证。本文应用微引擎汇编指令仿真环境运行SRAM访问指令并归纳了指令的机器码格式,利用Hspice仿真软件分析部分网表电路的功能,在NC-Verilog硬件描述语言仿真环境中运行网表的验证平台代码,从而对SRAM控制器网表的功能进行验证,得到结果与设计规范一致。