快速傅立叶变换（FFT）是数字信号处理领域的核心算法之一，在现代数字信号处理的各个领域有着极为广泛的应用。随着宽带OFDM系统，ADSL系统，数字电视系统，雷达及声纳信号处理系统的快速发展，作为这些数字信号处理系统的关键模块之一的FFT处理器，愈发显得重要起来。目前，实现FFT运算的硬件载体，主要有三种：数字信号处理器（DSP），现场可编程门阵列（FPGA）以及专用集成电路（ASIC）。由于很多领域都对FFT运算提出了诸如高精度、高速度、高实时性及低功耗的要求，而在这三种硬件实现中只有ASIC能够满足这些要求，因此研制高点数、高速度、高精度的FFT专用处理芯片具十分重要的意义。 可配置高性能FFT处理芯片可以实现4，16，64，256，1024点数据的快速傅立叶变化。本文研究的可配置高性能FFT处理芯片是基于TSMC0．18μm CMOS标准单元库的半定制ASIC设计，采用自顶向下，以关键模块为设计对象的设计方法，使用Verilog HDL，描述系统，在Modelsim、Design Compiler、PrimeTime和Astro等电子设计自动化（EDA）工具中完成。 在可配置高性能的设计要求下，本文在分析各种算法特点后，选取IEEE754单精度浮点数作为运算数据格式，采用时间抽取（DIT）基-4算法作为芯片的实现算法，按照运算流图划分系统的模块，并对每个模块进行功能定义。整个系统被划分为：蝶形运算单元、系统控制单元、运算数据存储（RAM）与寻址单元、旋转因子存储（ROM）与寻址单元以及总线交换单元。其中，蝶形运算单元是系统的核心单元，采用了时序控制和流水线并行处理相结合的结构。由于所采用的固定结构FFT算法流图，每级蝶形运算数据输入输出的位置不同，因此系统选用乒乓结构存储器组分别用于每级蝶形运算单元输入输出数据的读和写，并通过寻址单元生成数据的存取地址。 在系统寄存器传输级（RTL）设计完成后，本文，首先，选用Aletra的DE2开发板作为FPGA验证平台对FFT处理芯片进行验证；接着，基于TSMC0．18μm CMOS标准单元库，完成了处理器芯片的设计，包括逻辑综合、布局布线等。布线后网表的仿真结果表明本芯片完成1024点浮点复数FFT运算需时17．4μs。 本文通过对可配置高性能FFT处理芯片的探索研究，为实现更高性能的FFT处理器打下坚实的基础。