随着通信技术以及数字信号处理技术的飞速发展,逐渐形成了以数字系统为主体的格局。高性能模数转换器(ADC)作为模拟信号与数字信号的桥梁,尤其在图形、视频、无线通讯等领域的需求日益增强。流水线ADC因其可以在速度和精度上做到很好的折中很受青睐,因此,基于TSMC 0.35μm的CMOS工艺,本文研究设计了一种低功耗12位、采样速率为50MHz的流水线模数转换器。本文针对各种ADC结构进行了分析,并选择了可以平衡ADC系统的速度、精度和功耗等之间的矛盾的流水线结构进行设计。在传统1.5bit的基础上对流水线的结构进行了改进,设计的ADC由8级组成,第一级为4bit,可以有效的提高线性度;第2级至第7级为1.5bit,最后一级采用3bit FLASH结构,输出再经数字校正电路得到12位的分辨率。在采保电路中,采用折叠增益提高型运放,设计了线性自举开关以降低开关的导通电阻和减小电荷注入效应。比较器采用开关电容全差分动态结构,可以有效的减小失调电压。还设计了相应的共模反馈电路和数字校正电路。在Cadence的spectre软件下的仿真结果表明,这个ADC可以达到12位精度,50Ms/s的采样速率。ADC的差分输入范围为-1V～1V,在3.3V电源电压下,整个电路功耗为200mW,微分非线性小于0.5LSB。研究结果表明,本文的设计模型是正确的,具有一定的理论价值和较大应用前景。