基于FPGA的原型验证技术,因为成本低、速度快和易于搭建的优势,在SoC的验证上有着举足轻重的意义。此外,其接近SoC芯片的运行速度,保证了软件的开发和系统级调试可以更早进行,有效缩短了产品整体开发周期。搭建一个原型验证平台并非难事,也有众多商业级解决方案可选,但是基于FPGA的原型验证方法学是一门新兴学科,既有别于SoC的设计,也不仅仅局限于FPGA本身的设计流程。本文从SoC验证技术的发展和挑战开始论述,通过对验证方法的总结和比较,引出FPGA原型验证方法学的讨论,最后聚焦于使用多片FPGA验证SoC过程中不得不面对和解决的一些重点技术问题,即如何在保证性能并减少衍生问题的前提下,进行设计的移植和分割。文章在设计移植方面,重点讨论了如何对SoC代码进行必要的修改和转换：在设计分割方面,详细论述了分割方法,边界上的时序分配预算,以及FPGA片间时钟、复位信号的同步。针对分割后带来的新问题,即FPGA之间互连线数目过多,而板级互连的管脚有限这一矛盾,提出了一个行之有效的管脚复用方案,并重点分析复用的效率和性能,继而利用FPGA自身结构改进这个方案,达到大幅提升复用性能的目标。