论文部分内容阅读
随着集成芯片的广泛使用,超大规模集成电路也向着高速度、低功耗的方向快速发展。模数转换器是集成芯片中数据转换与传输的核心模块,ΣΔADC也在近年来模数转换器的研究设计及应用中异常突出。数字抽取滤波器是ΣΔADC的重要组成模块,基于此背景,本文设计了适用于ΣΔADC的分辨率可配置的数字抽取滤波器。ΣΔADC主要包括ΣΔ调制器和数字抽取滤波器两个模块,所以本论文先对ΣΔADC和调制器的理论基础进行了深入的分析研究。ΣΔADC的数据转换要经过过采样、噪声整形、抽取和滤波四个阶段,ΣΔ调制器完成过采样和噪声整形两个任务,并以此提高模数转换器的分辨率;数字抽取滤波器完成抽取和滤波。数字滤波器一般分为FIR滤波器和IIR滤波器两种,而常用的FIR滤波器有级联积分梳状滤波器、补偿滤波器和半带滤波器。级联积分梳状(CIC)滤波器是其中结构最简单的一种滤波器结构,被经常用于多级数字滤波器的第一级。而在工业用ΣΔADC中,由于对转换精度及滤波的要求不高,所以也通常只用CIC滤波器结构实现数字抽取滤波。本次设计采用的是单级的积分梳状滤波器结构,由于设计要求并行输出数据转换后的数字值,所以进行结构的变换,并在此基础上通过改变降采样率进行分辨率可配置,32~4096倍的降采样率分别对应5~12bit的分辨率。在论文设计部分分别对串行输出单级CIC滤波器和结构转换后的并行输出滤波器进行了功耗和面积的比较,综合设计要求,采用并行输出数字滤波器结构。论文采用SMIC 0.18μm 3.3V Mix Signal 1P5M工艺对分辨率可配置数字抽取滤波器进行仿真验证。ΣΔ调制器输出有效分辨率达到11.66bit,数字抽取滤波器输出有效分辨率达到11.55bit,由于最高位为符号位,所以满足设计要求。同时分辨率可配置电路实现了低功耗设计。