论文部分内容阅读
随着数字互联网时代的到来,作为连接世界和数字世界的模拟数字转换器起着不可替代的作用。CMOS技术规模的不断缩小为集成电路带来了快速发展,设计出一种高精度、高速、低功耗、面积小的ADC是目前的趋势和挑战。但想要同时实现多功能的ADC难度很大,在实际中就需要我们对各项参数指标进行折中,根据不同应用场景需要设计出最优化性能的ADC,于是满足不同应用的ADC相继诞生。本文主要研究了一种具有新型混合结构的SAR-VCO ADC,其中第一级采用SAR ADC结构,第二级采用VCO-based ADC结构。首先,本文分析了SAR ADC、VCObased ADC和SAR-VCO ADC的基本结构、工作原理和关键技术。其次对SAR-VCO ADC进行了系统级建模,考虑了线性度、面积、相位噪声和功耗等因素,提出了一种两级最优位数组合方案。根据行为建模和仿真的结果,可以得到SAR-VCO ADC由6位SAR ADC和4位VCO-based ADC是最优分辨率分配方案,也为后续晶体管级设计提供理论基础。在系统理论分析之后,本文对SAR-VCO ADC各个模块的电路进行了较深入的研究与设计。第一级采用了一种异步控制SAR ADC结构,并使用了一些低功耗设计技术来降低功耗,如节能电容开关时序、动态比较器、动态SAR控制逻辑以及异步逻辑控制电路等。第一级SAR级量化结束后,将SAR ADC量化余量通过电压电流转换模块转换为电流信号作VCO级输入。第二级VCO-based ADC采用电流型环形VCO结构将电流信号转化为振荡信号,再用两级D触发器分别采样前后两个时刻的振荡输出信号,之后用异或门对采样结果实现差分操作来完成量化功能。随后精确设计了数字编码电路对将两级ADC的数字输出码进行统一输出,实现SAR-VCO ADC转化功能。本文设计一款两级混合型SAR-VCO ADC芯片,采用SMIC 0.18μm CMOS工艺,电源电压1.8V,25MS/s采样条件下,ADC的ENOB为8.36bit,SNDR为52.1dB,SFDR为63.4dB,功耗为2.57mW。