Epi-SOI硅片制备及表征

来源 :浙江大学 | 被引量 : 0次 | 上传用户:jinnsey
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
SOI(Silicon On Insulator,绝缘层上硅)硅片用于制造集成电路具有高速、低功耗、集成度高等优势。SIMOX(Separate by Implant Oxygen,注氧隔离)技术可以制备高质量的SOI硅片。但是,利用这种技术制备的SOI硅片顶层硅厚度较薄(一般在50~300nm),一定程度上限制了SOI硅片的应用。将外延工艺与SIMOX技术相结合,制备所谓的Epi-SOI硅片(Epitaxial Silicon on Insulator wafer,SOI外延片),可以很好的解决上述问题。本论文以SOl硅片为衬底,通过APCVD(Ambient Pressure Chemical Vapor Deposition,常压化学气相沉积)技术生长了50μm厚的单晶硅外延层。通过择优腐蚀技术研究了外延层中的缺陷,以及后续高温热处理对外延层缺陷的影响。此外,还研究了高温热处理过程时SOI衬底埋氧层中氧的扩散。本论文得到了以下主要结果:1)利用择优腐蚀技术对Epi-SOI硅片外延层中缺陷的显示结果表明,外延层中的缺陷为位错,它们的形态为单根穿通位错(punch through dislocations)和位错对(dislocation pairs)。这些位错的来源主要是SOI顶层硅中原生的位错及位错对。2) Epi-SOI外延层中的位错密度受SOI衬底影响较大。实验发现,在顶层硅厚度分别为150nm及200nm的两种SOI衬底上生长的外延层,其位错密度相差一个数量级。顶层硅厚度越大,外延层中位错密度越小。在SOI制备过程中,顶层硅中会产生大量的应力,这些应力会促进位错的形成,当顶层硅厚度较厚时,可以抑制这种位错促进作用。3)后续高温热处理过程,可以降低外延层中的位错密度。将Epi-SOI硅片经过不同温度(900~1200℃)的热处理后择优腐蚀,发现位错密度有不同程度的降低。初步认为,高温热处理过程中,外延层中的位错会发生运动,在硅片边缘及外延层与衬底界面处湮灭,同时伯氏矢量相反的位错相遇时会发生湮灭。4) Epi-SOI硅片经过高温热处理后,SOI衬底埋氧层中的氧会发生外扩散。900~1100℃温度范围内,氧的外扩散随温度升高而增强;当温度超过1100℃时,外扩散程度减弱,这是由于较高温度下,富硅的埋氧层将成为氧的吸杂源,使外延层中部分氧发生内扩散。
其他文献
以香根草为发酵原料,在28℃恒温下进行批量沼气发酵,发酵料液体积为1200ml,HRT=90d。结果表明:香根草产沼气潜力(TS)产气潜力为471ml/g,VS产气潜力为512ml/g;香根草的热值为1
在1月的CES2019上,不少彩电厂商重点展出了8K电视新品,8K电视阵营继续壮大;2月,在富士康等多家公司及相关部门的支持下,“8K+5G”示范应用——直播“夜游锦江”成功首航,京东
MOCVD是金属有机物化学气相沉积技术的简称,即通过MOCVD设备,在衬底上生长材料晶体的一种方法。用这种方法生长出来的晶体可用于各种芯片的制造。这是当前研制新型光电材料的
随着集成电路深亚微米技术的发展和FPGA芯片技术的不断提高,基于FPGA的可编程片上系统(SOPC)以其设计灵活、可裁剪、软硬件可编程等特点和优势,倍受设计者青睐,然而目前国内
乡村蕴藏着丰富的内源性治理资源,激活其积极效应愈益成为现阶段提升乡村治理能力的现实选择。作为国家治理的基石,相关研究侧重自上而下或是自下而上的外部视角去考察,较少
《地理信息系统》是水文与水资源工程专业的特色专业课程,重点讲述了地理空间数据的特征及处理方法。本文利用地理信息系统的强大的空间分析功能,提取天津市平原区地下水脆弱
传统的Si p-i-n功率二极管由于其材料特性的局限性,很难适应高频化电力电子电路对功率二极管低通态压降、较小的反向漏电流以及快而软的反向恢复特性的要求。SiGe材料因其载
Czochralski(Cz)法是从融体中生长单晶体的重要方法之一,在单晶的生长过程中,高温融体的流动状态是影响单晶品质的主要因素。复杂融体的热对流,主要是由浮力不稳定性、毛细力引
本论文叙述了常见光开关的研究进展,重点讨论了极化聚合物电光开关的工作原理,研究制备了电光系数大且稳定的有机/无机杂化聚合物电光材料——DR-1/Silica,采用反射法对其电
艾丽丝·默多克(1919-1999)和让-保罗·萨特(1905-1980)堪称二十世纪的两位文化巨人。他们都同时跨越哲学和文学两个领域。可以说在整个世界文学史上没有哪一位作家像默多克那