论文部分内容阅读
随着数字信号速率越来越快,串行总线开始占据市场主流,但是仍有一部分并行总线占有重要地位,如双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)的第四代产品DDR4。当总线位宽增加时,高速并行总线DDR4的电源噪声也会相应增加。DDR4的低供电电压和低电源噪声容限,使得电源噪声对信号质量的影响更加严重。DDR4无源链路的信号完整性问题和电源分配网络(Power Distribution Network,PDN)的电源完整性问题需要协同分析,才能全面地评估DDR4的性能。高速系统的性能是信号完整性工程师关注的重点,而一般采用眼图来衡量系统性能。通过SPICE仿真大量伪随机码获得传统眼图的方法需要耗费大量时间,还可能无法获得最坏情况的眼图,这导致传统眼图已经不能满足设计师衡量系统性能的要求。因此,信号完整性工程师迫切需要一种算法能够快速准确地求出在电源噪声和无源链路噪声影响下的最坏眼图和误码率眼图。本文求解的最坏眼图和误码率眼图可以更快速有效地评估高速系统的性能,以高速并行链路DDR4为例,详细介绍求解最坏眼图和误码率的方法,进而分析电源噪声和编码对其性能的影响。为了评估PDN的设计,本文提出一种可以快速准确地预测高速系统的最坏电源噪声以及引起最坏电源噪声的输入码型的算法,该算法通过将PDN的时域阻抗与建模的开关电流进行卷积求得电源噪声,重点是快速建模开关电流。本文采用快速时域算法—双边沿响应(Double Edge Responses,DER)算法,获得无源链路的最坏情况以及最坏码型,将无源链路的最坏情况与最坏电源噪声对通道的影响叠加,获得高速并行链路DDR4最坏眼图,并分析激励全链路最坏情况的输入码型。然后结合DER法和统计域思想,求解出DDR4无源链路噪声的概率分布和电源噪声耦合到通道中的噪声的概率分布,根据该概率分布求解出误码率,从而获得误码率眼图。最后分析有无数据总线反相(Data Bus Inversion,DBI)编码对高速并行链路DDR4眼图的影响。本文开发了基于Matlab用户图形界面(Matlab Graphical User Interface,Matlab-GUI)的仿真软件PDN_BER_Tools,并根据搭建的DDR4仿真平台对最坏眼图和误码率眼图的结果进行了分析,根据结果分析验证了本文算法的有效性。