锁相环是无线通讯系统中当中的重要环节。在锁相环路中，只有压控振荡器(VCO)和前置预分频器(Prescaler)工作于最高频率，因此成为锁相环设计当中的关键环节。前置预分频器(Prescaler)以VCO产生的振荡信号作为输入，通过分频电路将输入信号的振荡频率降低并输出一个预期的1/n分频的振荡波形，输出给鉴频鉴相器。鉴频鉴相器通过比较输入的crystal的信号与prescaler的信号，产生一个控制电压来调整VCO的振荡频率，从而实现频率的锁定。随着无线通讯不断提高的频率指标和低功耗的性能要求，对工作在十倍GHz频率段的双模前置分频器的性能和指标也有了更高的要求，对prescaler的设计都带来了很大的挑战。由此可以看出，prescaler能否正常分频工作直接影响到整个锁相环的输出频率是否正确。随着工作频率的增加，如何保证双模前置分频器在较低的功耗下依然能够达到较高的工作速度成为了PLL环路设计中的关键的问题。目前对于双模前置分频器的高速优化可以通过采用更加高速的工艺来实现，与此同时，也可以通过在电路结构上采用鲁棒性更强的高速电路来实现。目前，针对CMOS工艺具有功耗较低，成本较低等优势，本课题结合当前65nm的CMOS工艺，通过对电路的设计和优化实现工作在10G赫兹频段的高速低功耗的双模前置分频器。