随着科学技术的发展和数据采集技术在雷达、通信、航天测量、多媒体等领域的广泛应用,人们对高速数据采集系统的采样率和处理速度提出了越来越高的要求。现场可编程门阵列(FPGA)在20世纪90年代获得了突飞猛进的发展。经过20多年的发展,FPGA已成为实现数字系统的主流平台之一。本论文根据FPGA处理速度快、时钟频率高、易于修改的特点,以FPGA为核心进行高速数据采集系统的设计,并对系统的性能进行了评估,主要研究内容包括以下几方面:1)根据高速数据采集系统的任务与要求,给出了系统的总体设计方案。FPGA作为系统的控制逻辑,结合外围的模数转换器(ADC)、串行交换网络、Flash存储阵列和上位机,构建高速数据采集系统。2)按照自顶向下的设计方法,将系统划分为多个功能模块。本文采用VHDL描述语言,在ISE开发环境中实现了主要的功能模块,进一步利用Simulator仿真工具对模块的功能进行验证。3)此外,论文还给出了定量表示ADC动态性能的6个常用指标的计算方法。该方法基于快速傅里叶变换(FFT)算法,从频域分析数据采集系统的失真和噪声,以及多通道间的同步性。最后根据实验数据,给出了各指标的具体值,从而来衡量系统性能的好坏。根据本文提出的设计方法和实现策略,以FPGA为平台完成了整个系统的设计。实验结果表明:该系统能实现4路模拟信号同步采样,并且能达到系统的技术要求,满足系统应用的需要。