CMOS/纳米线/分子器件混合（CMOS/nanowire/molecular hybrid,CMOL）电路是一种既具有CMOS丰富的逻辑功能又具有纳米技术高集成密度的新型纳米混合电路结构。在CMOL电路中纳米器件集成度可高达1012个/cm~2,由于当前制造工艺的缺陷及纳米器件尺寸极度缩小,数量可观的纳米器件不可避免的会出现多种缺陷,且当前针对CMOL电路的研究,仅实现了CMOL电路的单元无缺陷映射和CMOL电路的单元容错映射两方面,对于CMOL电路的时延性能研究较少。因此,在时延约束条件下,如何高效快速将逻辑电路成功的映射到存在高缺陷率,多缺陷类型的CMOL阵列上是CMOL电路实用化进程中亟需解决的难题。论文就在含有缺陷单元的CMOL电路上,在时延约束条件下如何高效快速的实现逻辑电路的容错映射展开如下研究:1.针对传统CMOL电路的容错映射方法,将逻辑电路和CMOL阵列表示为有向无环图,将CMOL电路单元容错映射问题转化为有向图的匹配问题。但是随着电路规模增大,可用映射资源减少,每次单元重构所需的时间增加,有向图表示法存在求解速率低的问题。论文提出一种基于矩阵表示的CMOL电路容错映射方法,首先将待映射逻辑电路和CMOL阵列建模为矩阵表示,然后对已建立的逻辑矩阵和CMOL矩阵进行预处理,即根据特征元素将逻辑矩阵和CMOL矩阵的行或列进行快速排序,再采用改进的遗传算法（Genetic Algorithm,GA）进行CMOL子矩阵的搜索,最后根据相应的匹配规则对矩阵间的可匹配字符进行验证完成CMOL电路的单元容错映射。实验结果表明,论文提出方法在CMOL电路单元容错映射的成功率和求解速度上都有较大的提升。2.针对传统CMOL电路的研究,仅实现CMOL电路的单元无缺陷映射和CMOL电路的单元容错映射,对CMOL电路的时延性能涉及较少。论文提出一种时延约束下矩阵表示的CMOL电路容错映射框架,首先根据CMOL电路建立等效时延模型,然后根据时延模型和缺陷图信息将CMOL电路构造成时延矩阵,再运用改进的文化基因算法（Memetic Algorithm,MA）进行矩阵间可匹配字符的搜索,采用小矩阵元值优先匹配的策略完成CMOL电路的单元容错映射。实验结果表明,论文提出方法与现有方法相比,在求解速率和时延性能上有较大的提升。