在过去的十几年里SoC芯片设计技术得到了飞速发展,而所谓的SoC是指将微处理器、IP核和存储器(或者是存储控制接口)集成在单一芯片上。随着SoC芯片设计技术复杂性的进一步提高,以及设计时间要求的缩短,单芯片的集成度越来越高,同时也为IP核的复用带来了许多问题,比如对IP核性能指标的评估、IP核在SoC中的集成互连实现、系统集成之后SoC芯片的验证等。本文首先分析了PCI和PLB总线的特点和传输协议,然后在理解PCI和PLB协议的基础上对PCI-PLB桥的功能进行深入研究,继而在SoC芯片集成过程中实现PCI-PLB桥与PLB总线和PCI总线的互连。之后,设计了PCI功能模型,具体包括pci_bfm模块、master_modle模块、target_modle模块和arbiter模块;接着提出PCI-PLB桥的功能验证方案,搭建测试所需的仿真环境,在仿真环境方面本文分别从单一模块虚拟仿真环境、互联集成完成后的系统级虚拟仿真环境以及FPGA验证板三个层级进行分析研究。最后,对PCI-PLB桥的功能进行了仿真验证,并对验证结果结合手册中功能点描述进行详细分析。通过以上工作,本文实现了SoC芯片中PCI设备与芯片的正常通信,PCI-PLB桥在33MHz和66MHz时钟下具备自适应能力,满足协议及系统对PCI端和PLB端的操作要求,性能能够满足SoC芯片系统应用,能够指导后续项目中PCI-PLB桥IP核的应用。