浮点乘加部件是现代高性能微处理器中的核心运算部件之一，对微处理器浮点运算性能的提升起着至关重要的作用。针对高性能浮点乘加部件所进行的优化设计研究具有广泛的实用价值和重要的现实意义。　　 本文基于龙芯64位高性能通用微处理器平台，对其中关键的浮点乘加部件进行物理设计方面的优化。主要包括以下三方面内容：　　 首先，基于对当前浮点乘加部件物理优化设计研究现状从电路设计和电路综合策略两方面进行的调研，结合龙芯微处理器中浮点乘加部件整体设计结构的概要介绍，对龙芯微处理器浮点乘加部件的整体以及各个流水级的关键部件进行详细的物理设计评估；　　 其次，从电路设计角度出发，基于全定制电路设计方式实现了两种新型的布斯编码和布斯选择单元，进一步利用两种全定制单元共同完成对浮点乘加部件中部分积阵列生成部件的物理优化设计；　　 最后，从电路综合策略角度出发，提出了改进的华莱士压缩树时序优化构建算法以及华莱士压缩树功耗优化构建算法，分别从时序和功耗两方面对浮点乘加部件中部分积阵列压缩部件进行物理优化设计。