论文部分内容阅读
论文简要概述PCI系列总线的发展历程，PCI Express总线的优势，介绍PCI-SIG的PCI Express 1．1规范，详细讨论PCI Express物理层(Physical Layer)电路设计。其设计内容主要包括8B／10B编解码器，串行／解串器，发送端驱动，接收器，接收端检测以及信标。8B／10B编码部分研究8B／10B编码的内在相关性，采用一种基于逻辑设计的编解码方法，以达到简化实现结构，用于大规模集成电路设计的目的。串行／解串器部分首先介绍其工作原理，详细讨论高速数据率下可能遇到的困难和解决方法，并给出串行／解串器具体的核心电路。发送端驱动部分的设计主要包括：前置驱动电路，预加重电路和主驱动电路。接收器部分的设计主要包括：电压转换级，数据采样级和数据保持级。在数据采样级中采用过采样技来来消除亚稳态(Metastable)问题，并采用了数字移位器来减小误码率。电路设计基于SMIC的0.18um CMOS混合信号模型，仿真结果表明，所设计的物理层电路在2.4Gbps的信号传输速率下，所有性能达到PCI-SIG的PCI Expressl.1规范要求。