随着集成电路技术得到了飞速的发展,单一硅片上能够集成上亿个晶体管,这样就使原来有多个芯片协作才能实现的复杂系统,通过单一芯片就可实现,即通常所说的片上系统(System on a Chip, SoC)。然而,片上系统的片内晶体管的密集性,使其更容易在设计和生产过程中出现故障。嵌入式存储器在片上系统中所占面积最大,使其与其他逻辑功能电路相比更容易出现故障,这使得对嵌入式存储器的测试显得尤为重要。本课题针对嵌入式存储器的可测性结构和测试算法进行了深入的研究。本文对可测性设计基本概念及其分类进行了介绍和分析,对嵌入式存储器的可测性设计进行了探讨。此后,对嵌入式存储器的结构,类型进行了详细的介绍,并分析了存储器的故障模型。在存储器测试算法方面,本文主要对存储器测试领域主流的March算法以及其衍生算法进行了介绍和分析,并对其进行了仿真验证。针对嵌入式存储器的可测性设计,本文应用March算法作为存储器测试算法,设计了嵌入式存储器内建自测试电路结构,并在Modelsim仿真软件中对应用Verilog语言编写的存储器内建自测试各模块进行了仿真测试。最后,针对片上系统中存储器数量较多,为实现对存储器的高速测试,本文还设计了片上系统嵌入式存储器并行测试的电路结构,对其工作原理进行了详细的分析,并通过仿真实验对其功能有效性进行了验证。