算术逻辑部件(ALU)作为微处理器中最重要和最常用的运算部件之一,它的速度和功耗对整个微处理器性能具有重要的影响。本文深入研究了ALU的结构和核心加法器原理,根据网络处理器中微处理器的特点,实现了一种应用于微引擎的32位ALU部件。该ALU支持32位微引擎的所有逻辑运算和算术运算指令。通过采用全定制设计方法,在算法、电路、版图等各个层次分别进行设计优化,使ALU的性能得到提升。通过对现有ALU结构和加法器原理进行分析研究,在普通并行前缀加法器基础上进行改进,采用不等位分组实现进位的方法,即在组内采用并行前缀进位、组外采用串行进位的方法实现加法器进位。为了降低电路的晶体管数量,减小芯片面积,采用传输管逻辑作为ALU的电路实现方式,并通过理论计算和Spice仿真两种方式对关键路径的参数进行优化。用Hspice在频率为500MHz,电源电压为2.5V的条件下进行仿真,延时为0.84ns,平均功耗为40mw,晶体管数量为5008。在0.25μm工艺的典型条件下,借助Calibre完成ALU全定制版图物理检查及寄生参数提取。用Hspice仿真所实现版图的关键路径延时为1.1ns,平均功耗为48mw,版图面积为0.054mm2。