电子封装领域中，倒装键合技术发展迅猛，已逐渐适应高密度封装需求。对于高密度的研究在凸点形态方面可分为线阵列和面阵列，在芯片结构方面可分为2D和3D。线阵列是指在芯片四边分布引脚，从而达到高密度的目的；面阵列（球栅阵列封装）是指球状引脚排列成类似格子图案，从而达到高密度的目的。2D是通过缩小凸点的尺寸和间距以达到在同样的键合面积内布置尽可能多的凸点使单位面积内I/O密度增大；3D是通过减薄芯片和基板、减小凸点和焊盘高度等方式减小Z向尺寸并运用硅通孔封装技术等方式以达到Z向单位长度内布置尽可能多的芯片、基板的目的。本论文研究的是2D型线阵列芯片。首先，本论文通过COMSOL软件实现了对导电粒子受压变形情况的仿真，从理论计算的角度求出键合过程中不同被挤压量下单个导电粒子的体电阻阻值，并拟合出变化规律函数，同时结合实验的观察结果，将实际导电粒子按挤压变形程度分为四类粒子。其次，本论文设置了不同工艺参数的交叉试验，通过显微镜观察键合面凸点导电粒子捕捉/变形情况及四点探针测出的实际阻值，根据单个导电粒子受压导电的仿真分析及实验实际观测所得的四类导电粒子，建立了互连界面接触电阻模型R（N1，N2，N3，N4），并得到实验所用的芯片与基板键合的最佳工艺参数。最后，本论文探讨了凸点特征尺寸的变化对导电粒子捕捉的影响。通过实验发现凸点和间隙中分布的导电粒子数均与其面积呈正比，且相同面积下间隙中的导电粒子数多于凸点上的导电粒子数；凸点和间隙的面积比与凸点和间距中导电粒子数比成幂函数关系。同时，本论文还发现热压后凸点之间导电粒子的“逃逸线”。