随着信息技术的飞速发展,大数据和云计算时代已经到来,信息安全问题日益突出,加密技术发挥着至关重要的作用。对一个加密系统而言,信息系统的安全性很大程度上取决于随机数的质量,高性能的物理随机数发生器是信息安全的基石。物理随机数的产生方法通常包括四种:电子热噪声放大、振荡器采样、混沌电路、亚稳态采样。电子噪声放大,由于噪声幅值较小,需要运放器进行放大,而放大器有限的带宽及失调会降低随机性;振荡器采样,为了降低输出序列之间的相关性,慢时钟的振荡频率远远低于快时钟,从而限制了随机数的产生速率,有些虽然满足了速率的要求,但是功耗较大;对于亚稳态采样,由于电路中亚稳态持续的时间比较短,且对温度和电压的变化比较敏感,随机数的生成速率比较慢;相比其他方法,基于混沌电路的随机数发生器可实现芯片化设计,通常混沌信号由模拟电路实现,不仅电路结构复杂,而且存在稳定性问题。基于此,本文设计并实现了一款全数字电路产生布尔混沌的物理随机数发生器,并完成随机数测试标准的检测。随机数发生器由熵源、采样电路及后处理电路三部分组成。熵源部分是由1个反相器及12个2输入数字逻辑门构建的自治型布尔网络,并从熵值计算、时域及频域分析等方面研究熵源输出信号的动力学行为,最大李雅普诺夫指数的计算结果确定了其混沌特性。由于熵源较强的鲁棒性,产生的序列随机性较强,因此,在经过D触发器采样后,后处理只进行了简单的异或,在不影响原始序列随机性的情况下进一步消除了序列之间的统计偏差。本设计在Altera Cyclone IV EP4CE10F17C8N FPGA上实现。并使用NIST SP-22、Diehard、AIS 31等测试包进行随机性检测,结果表明,本设计能够通过以上测试。单个随机数发生器模块输出速率最高为100Mbps,由于本设计所用到的逻辑资源不到整个FPGA资源总量的0.1%,因此,可在其内部构建数万个本文提出的物理熵源,此时随机数的实时产生速率高达Tbit/s。因本文设计的物理随机数发生器具有高速、低功耗的特点,可广泛应用于高速片上加密系统中。