Sigma Delta ADC采用了过采样和噪声整形技术,相比传统的奈奎斯特ADC更容易实现更高的分辨率,且Sigma Delta ADC在精度、速度以及功耗方面实现了很好的折衷,因此受到了广泛的重视与研究。本文的主要工作是设计一款MASH结构Sigma Delta ADC。Sigma Delta ADC主要包含Sigma Delta调制器与数字抽取滤波器两个部分,本文对比了不同结构电路的性能差别,最终根据设计要求确定电路实现结构与设计参数。调制器部分采用了64倍过采样的2-2 MASH结构,其中积分器采用全差分结构的开关电容电路,且第一级积分器采用斩波稳定技术来减小1/f噪声对电路的影响,运算放大器采用全差分结构与增益提高技术,量化器采用高速动态锁存比较器电路;考虑到电路的面积与功耗,数字抽取滤波器部分采用了64倍降采样的5级递归结构级联梳状滤波器(CIC滤波器)。本文借助simulink工具实现调制器与数字滤波器的系统建模与仿真,最后利用Cadence与Synopsys的相关工具实现电路的设计与仿真。本文采用了MXIC的0.5μm L50w CMOS工艺实现Sigma-Delta ADC电路的版图设计,版图总面积约为3.45×2.56mm~2,电源电压为5V。根据本文设计的Sigma-Delta ADC电路仿真结果:在采样频率为1MHz,过采样率为64,信号带宽为7.8KHz条件下,信噪比达到了112.1d B,有效位达到了17.1位,满足了设计指标。