论文部分内容阅读
在宇宙空间环境中,存在着大量的高能带电粒子(如质子、电子、重离子等),由这些带电粒子诱发组合电路发生单粒子瞬态脉冲效应的频率变得越来越高。因此,在对电路进行单粒子影响的评估过程中,不能只考虑寄存器自身发生的单粒子翻转效应(Single Event Upset,SEU),还应考虑组合电路中产生的单粒子瞬态脉冲效应(Single Event Transient,SET)。目前,评估SET影响的方法主要是采用SPICE仿真,该方法虽然精度高、灵活性强,但由于速度慢的原因而只能用于对门数较少的电路进行研究。与SPICE仿真相比,故障模拟方法中的故障注入技术具有速度快的特点,比较适合大规模电路的评估。为了研究大规模电路的评估,并在考虑SET在组合电路传播过程中会发生脉冲展宽及压缩的基础上,需要对故障模拟技术进行深入的研究。本文的主要工作内容如下:(1)完成SET硬件模拟系统实现原理的研究。通过分析SDF反标进行时序仿真的过程,阐述如何利用量化延时模型解决逻辑门输入输出延时的模拟以及SET瞬态脉冲的产生原理。(2)完成硬件模拟系统中量化延时模型的建模。由于工艺库中逻辑门的输入输出延时为皮秒级,所以在FPGA上实现ASIC单元库中逻辑门的电气传输特性的模拟是一个极其困难且复杂的问题。本文提出一种量化延时模型,可以有效实现脉冲展宽及压缩的模拟,从而为基于FPGA的硬件模拟系统奠定基础。(3)在分析SET瞬态脉冲传输特性的基础上,实现两种单粒子瞬态脉冲故障模拟系统:基于数字电路仿真软件的软件模拟系统和基于FPGA的硬件模拟系统。上述两种模拟系统的相同点是都需要在逻辑门的输出处添加脉冲注入单元实现单粒子瞬态脉冲的注入,不同的是基于软件模拟的方法采用反标SDF实现逻辑门电气传输特性的模拟,而基于FPGA的硬件模拟方法需要在每个逻辑门的输入处添加量化延时模型才能进行电气传输特性的模拟。(4)利用ISCAS-85基准电路对模拟系统进行验证。通过实验结果发现,在保证与软件模拟系统的误差精度小于0.5%的前提下,硬件模拟系统的注入错误脉冲的速度比软件模拟系统快一个数量级以上,从而达到了硬件加速的要求。实验还发现如果不考虑组合电路中的电气掩蔽效应和脉冲展宽效应,电路的出错概率评估结果就会偏低。