A/D转换器,作为连接模拟世界与数字世界的纽带,在数据转换中起着举足轻重的作用。同其他类型的A/D转换器相比,由于流水线A/D转换器能在功耗、面积、速度和精度上实现较好的折中,它已成为实现高速高精度A/D转换器的首选结构。随着电源电压的降低、工艺尺寸的缩小,高增益的运算放大器的设计正变得愈发困难,而运放的增益在很大程度上直接决定了流水线A/D转换器的性能。因此,当下高速高精度的流水线A/D转换器的设计是一项严峻的挑战。本论文首先简要介绍了流水线A/D转换器的基本概念和工作过程,然后重点讨论了流水线ADC中的前端采样保持电路、MDAC电路和sub-ADC电路等关键模块的工作原理,并分别对各模块的误差源进行了详细分析,主要包括噪声、开关误差、建立误差、电容失配和比较器的失调电压。接着围绕着流水线A/D转换器的噪声、功耗以及线性度这三个性能参数进行了分析与优化:对于噪声,推导出了MDAC电路中的开关热噪声和运放热噪声的等效输入噪声功率表达式,从推导出的表达式出发讨论了如何降低流水线A/D转换器的输入噪声功率;针对功耗,从功耗优化的角度出发提出了scaling down技术和比较器数目最优算法;至于线性度,则重点讨论了系统线性度和流水线首级精度的关系。最后采用SMIC 0.35μm 2P3M混合信号CMOS工艺,论文完成了一款13位40MSPS流水线A/D转换器的研究设计。仿真结果表明,在3V的电源电压下,电路功耗为142mW。当采样频率为40MHz,输入信号为频率9.9609375MHz,幅度1V的正弦信号时,第一级MDAC的SNDR和SFDR分别为84.52dB和86.6dB,有效位数为13.75位;栅压自举开关的SNDR和SFDR分别为84.1dB和85.19dB,有效位数为13.67位;ADC系统的整体SNDR和SFDR分别为70.48dB和77.92dB,有效位数为11.41位。上述仿真结果均满足13位40MSPS流水线A/D转换器的设计要求。芯片有效面积为1700×800μm2。