SOC(片上系统System on Chip)技术的出现提高了芯片的设计速度，同时制造工艺的快速发展使芯片的集成度和工作频率得到大幅度提升。但是随着集成芯片性能的提升，其所消耗的功耗也在急剧增长。芯片功耗增加导致电路可靠性、封装及测试成本等问题日益突出。另外，芯片的高功耗也无法继续满足快速兴起的移动设备应用的需求。　　电源门控、时钟门控等功耗管理技术是降低电路系统功耗的主要手段之一，但是对IP单元进行功耗管理需要有相应的管理接口。标准的IP接口可以提高IP单元的模块化程度，简化系统集成的复杂度，提高SOC平台内核对不同IP的兼容性，是SOC设计方法学的重要技术。然而现有的SOC IP接口、标准总线定义中缺乏对功耗管理的支持，特别是电源门控的支持。　　本文研究了一款基于Wishbone总线协议的功耗管理IP接口，通过对现有标准总线的扩展，使得Wishbone接口的IP能够方便地接入系统，成为可电源/时钟门控模块。本文采用UPF低功耗设计流程完成了功耗管理IP接口的设计和验证工作。使挂载功耗管理IP接口的SOC系统随着应用需求及能量限制的实时变化能够动态地管理系统内各IP单元的电源状态。　　最后将功耗管理IP接口在OR1200组成的SOC中进行功能验证，并在实现上采用一款改进Wishbone接口的AES IP完成对功耗管理IP接口的物理设计。并对32nm工艺下的从RTL到版图物理实现的设计、仿真验证和功耗评估进行了实验，采用电源门控技术对AES单元进行功耗控制时，电路中静态功耗从5.967×10-3W下降为4.632×10-4W，静态功耗降低了约92％。而功耗管理接口引入的管理功耗仅占总功耗的2.5％（约1.5×10-4W），信号延时增加了1.59％，管理接口使单元占用面积增加了4％。相较之下，总体功耗得到了有效控制。因此，功耗管理IP接口对Wishbone总线的兼容性和功耗管理能力是可行和成功的。