锁相环是当今SoC芯片中重要的组成部分之一.随着锁相环器日益广泛得应用在通讯、微处理器系统中,对锁相环的性能和结构设计提出了更高要求.而锁相环设计难度较大,仿真验证所需时间较长,已经成为现在模拟IC设计中的一个难点之一. 本文设计并研究了一个工作电压为3.3V,工作范围64MHz～240MHz,步长4MHz,基于0.351um射频CMOS工艺锁相环的完整设计.该设计中采用了自顶向下的方法,对电荷泵锁相环电路从系统级开始研究,最终逐步过渡到版图的设计.首先,应用VerilogA语言建立了锁相环系统行为级模型,对环路参数进行了优化.其次,在确定了模块的指标后,确定每个模块的电路结构,并对每一个模块进行了详细的设计与模拟.然后,将模块组合成为系统后,分析了系统在不同的工作情况下的运行状况,从模拟结果可以看出,各个模块以及整体锁相环电路的设计均达到了设计要求.仿真完成之后,根据电路的匹配要求仔细设计了芯片的版图,并最终在特许半导体公司流片. 流片的部分测试结果表明测试的各模块正常工作,基本达到设计指标,有一定的使用价值.