论文部分内容阅读
随着微电子技术的不断发展和现场可编程逻辑门阵列FPGA(Field Programmable Gate Array)技术的不断提高,片上可编程系统SOPC(System On a Programmable Chip)技术逐渐成为嵌入式系统技术发展的新方向。在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,要求嵌入式系统具有数据处理能力强、数据吞吐量高以及多任务实时处理功能。因此,单DSP无法满足实时性和高速运算的要求,往往需要多个DSP进行协同处理。论文利用在FPGA上实现的SOPC和DSP的QDMA特点,设计并实现了多个DSP处理的嵌入式系统,该嵌入式平台有如下主要特点:(1)可重构性强:利用FPGA的可重构性,设计者可以不断地在硬件平台的基础上根据需求进行重构设计和升级设计,而无需更改任何硬件。(2)对外高速通信接口:系统提供一个64-bit数据宽度,200MHz接口时钟,12根信号控制线的对外高速通信接口。此接口不仅使系统很方便与别的系统进行高速数据传输,而且还可以使两个本系统很简单的对接起来,构成更强大的多DSP嵌入式系统结构。(3)处理能力强:平台总处理能力最高达64000MIPS(百万条指令/每秒)。论文将实现的硬件平台作为B超胎儿性别部位屏蔽算法的处理平台,并给予验证。试验结果表明,设计的系统,其工作性能稳定,数据处理能力强;适用于高端的雷达信号处理、电子对抗、高端图像处理等领域。课题分硬件和软件两部分,系统硬件设计是本论文的任务。论文围绕Nios SOPC技术和DSP处理芯片TMS320C6416T进行系统设计,主要分为四个部分:首先介绍了SOPC技术和美国Altera公司的Nios CPU架构及其总线结构,以及SOPC的EDA工具、硬件描述语言。其次,简单介绍了DSP TMS320C6416T处理器的特点、内部结构和对外的各种接口以及其它资源。再次,详细介绍了基于Nios SOPC技术的多DSP嵌入式系统硬件平台的各个模块设计。最后,简要介绍了硬件平台作为B超胎儿性别部位屏蔽的算法处理平台,并给出了测试结果。