本文主要介绍了一种SRAM内建自测电路的设计与应用。本文设计的SRAMBIST电路具有故障覆盖率高、结构简单和可复用性高等特点。 文章首先介绍了SRAM的组成结构与工作原理，借助PSPICE电路仿真软件对SRAM 6管存储单元的工作原理进行了实际分析。然后文章对SRAM的故障模型以及相应的诊断方法进行了说明，并且简要介绍了几种常见的SRAM内建测性算法和常用的BIST结构。详细分析了SRAM内建测试算法中较为优化的MARCH C+算法，阐述了由线形反馈移位寄存器实现地址发生器的可能性与实现方法。 文章详细说明了基于MARCH C+算法与LFSR的SRAM BIST电路的设计方法与过程。本章对LFSR理论进行了简要的阐述，对LFSR实现BIST地址发生器的方法做了详细的分析，对比分析了基于计数器与基于LFSR的两种地址发生器，说明了由LFSR实现的地址发生器的优越之处—占用面积小、可复用性高。对MARCH C+算法的实现步骤做了详细的分析，最后给出了以LFSR作为地址发生器的MARCH C+算法有限状态转移图，根据该有限状态机对算法进行了Verilog行为级描述，并完成了仿真与综合。对SRAM BIST电路中的数据发生器和比较器模块进行了分析、Verilog行为级描述、仿真与综合。对SRAM BIST整体电路的设计过程进行了说明，并给出了电路在非测试状态和内测试状态的仿真结果与电路的综合方法。 通过一个实际的专用集成电路，给出了本文设计的SRAM BIST电路的嵌入式SRAM内建自测试解决方案，分析了SRAM BIST电路与该ASIC中相关模块接口电路的设计思路，从而从使用角度对电路进行了验证，并且说明了该BIST电路的应用方法。 最后文章对SRAM内建自测试的延伸课题——内建自修复技术进行了简单介绍，针对文中所设计的SRAM BIST电路，对BISR电路的实现做了一些大体设想，为后继工作作了铺垫。