作为半定制电路的一种,FPGA所应用的范围越来越广泛,也受到了越来越多的青睐,但是世界上90%以上的市场份额都被FPGA产业的两大霸主Altera公司和Xilinx公司所占据,所以国内对于FPGA的研究迫在眉睫。而作为FPGA底层内嵌功能模块中的重要一环,锁相环电路对于整个FPGA的性能起到了至关重要的作用。虽然锁相环的基本结构从提出开始基本没有变化,但是随着科技的发展,对锁相环的要求也越来越高,低功耗、低电源电压、低抖动、面积小,快速锁定、宽频率范围,都是对设计者的挑战。本文对一种应用于FPGA中的锁相环进行了设计研究。本文首先对锁相环的各个基本组成部分进行了分析,分析了锁相环的环路响应方式以及锁相环的噪声理论。并设计了一款全CMOS工艺的锁相环,其中包括无死区的鉴频鉴相器,充放电电流高度匹配的电荷泵,环路低通滤波器,能够工作在较高频率的压控振荡器,以及分频数可调的分频器。本文设计的锁相环基于UMC55nm工艺,工作温度-40°～120°,在10u A的电荷泵充放电电流下失配电流只有1.48n A,压控振荡器的输出频率为450MHz～900MHz,增益为3.04MHz/m V,相位噪声为-100d Bc/Hz,锁定时间在30us以内,输出两两反相的四组振荡波形,设计有1～128分频数任意可调的分频器以达到各种频率需求。