论文部分内容阅读
SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit, HVIC)因其隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点已成为功率集成电路重要的发展方向。作为SOI HVIC的核心器件,SOI横向器件存在纵向耐压低和严重的自热效应等问题,限制了其在高压功率集成电路中的应用。本文围绕SOI器件的击穿特性与热特性问题,在介质增强法则ENDIF(Enhanced Dielectric layer Field)指导下,利用二维数值仿真软件MEDICI仿真优化了三种SOI高压器件新结构,并分析了此三种结构的纵向耐压机理和散热机理。1、PTSOI(oxide trenches on partial SOI)器件,该结构在PSOI器件埋氧层的顶部与底部形成介质槽,在槽内束缚电荷,满足具有界面电荷的高斯定理,提高埋层电场从而提高耐压。随后利用了二维仿真软件MEDICI对影响器件击穿特性和温度特性的各个参数进行仿真优化。击穿特性方面:分析了RESURF原理、击穿电压和漂移区浓度、窗口长度、顶层硅厚度、槽高、槽宽、槽间距的关系,并且研究了上述各参数对介质槽中空穴浓度的影响,得到了在器件主要参数为:Ld=90μm,Nd=1×1015cm-3,NS=2×1014cm-3,LS=45μm,Lw=40μm,tS=10μm,tI=2μm,H=1μm,D=2.5μm,W=2.5μm,PTSOI取得最高耐压933V。其埋层电场为300V/μm,比常规SOI结构(80V/μm)提高近3倍。温度特性方面:主要研究了窗口长度对器件温度的影响规律,PTSOI器件表面最高温度比常规SOI结构降低了10K。设计了PTSOI LDMOS的工艺制作方案,并且利用工艺仿真软件TSUPREM4对其进行仿真优化,确定其实验工艺参数。2、低kPSOI(low k partial SOI)器件,该结构在PSOI器件基础上,将低k介质引入器件埋层,打破了漂移区/埋层界面电场的3倍关系,增强器件埋层电场从而提高器件耐压。介绍了器件结构以及纵向耐压机理,利用MEDICI仿真了击穿电压和漂移区浓度、窗口长度、埋层厚度、低k介质介电系数的关系。仿真结果显示,在tI=1μm、tS=2μm、Ld=30μm、Lw=25μm、Nd=4.5×1014cm-3、NS=2×1014cm-3时,器件耐压为375V,比常规SOI提高134%。由于硅窗口提供了热传导的通道,在tI=1μm时,低kPSOI器件表面温度比相同结构参数下的低kSOI器件降低135K。3、变k介质埋层SOI高压器件,该结构将低k介质引入电场最强的漏端埋层,以增强埋层电场;源端埋层采用Si3N4以缓解自热效应。其保持了SOI器件寄生效应小、速度快等优点的同时,解决了SOI器件低耐压和难散热的问题。利用MEDICI仿真了击穿电压和漂移区浓度、低k介质层长度、埋层厚度、低k介质介电系数的关系,仿真结果显示:在tI=1μm、k=2、Lw=20μm、BVmax=258V,此时器件表面最高温度为321K;耐压比相同结构参数下的常规SOI器件提高61.3%,器件表面温度降低10K。总之,本文提出的基于介质增强法则的此三种器件结构,在击穿电压提高的同时缓解了自热效应问题。因此,此三种器件都适宜应用于高压大功率集成电路。