实时高分辨雷达成像数据量、运算量巨大,要求信号处理机具有强大的运算能力和通信能力。我们一般采用多片DSP以及多块板卡并行工作来满足实时处理的要求。但是随着DSP处理能力的提升以及处理单元的增加,运算和I/O的平衡成为一个日益突出的问题。本文着重讨论了如何有效地组织多个处理单元来充分发挥并行处理的效率,以及如何解决芯片间、特别是板卡间的高速数据传输问题。针对机载平台,设计了一种满足各种实时成像算法需求的成像处理机。该处理机采用了分布式并行处理技术和标准总线与自定义总线相结合的技术;同时基于IP数据包的交换电路设计使得处理机的通信更具灵活性和可扩展性。然后,通过工程中两个成像例子来具体分析了实时成像流程。弹载、星载实时成像技术的发展对成像处理机的环境适应性、可靠性和稳定性提出了更高的要求。根据这一趋势,本文提出了FPGA与DSP共同处理以及在特定场合用FPGA逐渐替代DSP的实时处理方案,并对这种处理机架构所带来的一些问题进行了分析。最后提出在标准总线上用PCI Express代替CPCI并行总线的设计方案。