卷积码被运用于卫星通信和无线通信系统中,它提供了一种不同于分组码的在噪声信道下传输信息的一种编码方案。运用卷积码的优点之一是它可以对连续的数据流进行处理。CDMA(Code Division Multiple Access)数字蜂窝标准IS-95采用卷积码作为其纠错方案,现在已经通过的第三代数字蜂窝无线通信标准(3G)建议采用Turbo码作为纠错方案,该码也是属于卷积码。　　卷积码的译码算法方案有很多,如序列译码算法、Fano算法、Viterbi算法,但是真正大规模应用的还是Viterbi算法。Viterbi译码算法是1967年Viterbi提出的,它是一种对无记忆信道卷积码进行译码的算法。它充分发挥了卷积码的特点,因而自Viterbi算法提出以来,无论在理论上还是在实践上都得到了极其迅速的发展,并广泛的应用于各种数据传输系统,特别是无线通信和卫星通信系统中。　　本论文首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块的设计及其FPGA实现。详细介绍了广泛应用于卫星通信标准的(2,1,6)卷积码viterbi译码器的各个模块的设计:此译码器采用并行方式进行回溯译码,利用单口RAM存储路径度量和幸存信息;译码器电路使用VerilogHDL语言进行描述,Quartus II软件进行功能仿真和布局布线后仿真。重点介绍了Viterbi译码器的回溯模块的设计以及仿真测试方法:Matlab软件平台产生测试所需要的软判决信息,编写vec文件进行功能仿真,然后把仿真结果导入到Matlab文件进行分析验证,文中给出了仿真波形。最后,在Altera公司的Cyclone系列FPGA上验证了Viterbi译码器的电路功能,验证结果表明,电路功能正确,系统最大时钟频率28.12MHz,满足了时序要求,译码速度可达28.12Mbit/s。同时,我们对所设计的译码器的误码率进行Matlab仿真,仿真结果表明,所设计的译码器满足卫星通信对误码率的要求。