随着高速数字电路向高密度,低电压,大电流趋势发展,电源噪声愈发严重,电源噪声对系统电压和时序裕度产生严重影响,电源噪声不仅直接影响前级驱动器的预输出和后级驱动器输出信号抖动,还会引起内部时序参考和时钟分配路径的抖动,直接降低信号的时序精度,电源噪声引起的抖动已成为设计高速接口的主要瓶颈之一。本文主要研究电源噪声引起的抖动,在吸收前人研究成果的前提下,详细的阐述了电源分配网络的构成;电源噪声的产生机制以及对输出器输出的影响;重点研究了输出器的端接结构对系统电源分配网络阻抗的影响,在频域内推导了电源噪声到抖动的传输函数。其工作成果归纳如下:1.详细的介绍了电源噪声的分析和建模,阐述了电源分配网络的构成,细致的介绍了电源分配网络各组成部分及其特性,分析了电源噪声的产生机制及类型,电源噪声主要分为DC IR压降和同时开关噪声,同时开关噪声对抖动和整体的系统有着显著影响,紧接着介绍了电源噪声对于输出器信号输出的影响及电源噪声的仿真方法。以此为基础,从频域和统计域内出发,阐述了电源噪声引起的抖动研究方法。2.针对目前高速链路中,为了改善高速链路的信号完整性,经常对输出器进行端接,本文以伪漏极开路端接为例,分析该端接结构和输出器的状态对于系统电源分配网络阻抗的影响,阻抗的变化必然会影响电源噪声的幅度,从而也不可避免的对抖动产生影响,本文对此都做了仿真验证和讨论。3.针对以往仿真抖动灵敏度耗时很长的问题,本文紧接着以输出器的伪漏极开路端接,提出了电源噪声到抖动的传输函数数值计算方法,并在仿真软件中对电源轨道和地轨道噪声引起的时序间隔错误序列和传输函数在频域内做了验证分析,讨论了端接电阻和等效电容对于传输函数的影响,通过专业软件仿真验证了数值计算方法的正确性。