论文部分内容阅读
随着半导体技术的不断发展,通信系统的数据率也在不断提高。在高速领域,SerDes作为一种典型的串行通信技术,采用一对差分线传输信号,能有效避免并行通信技术占用管脚数目多、线问串扰严重的缺点。如今,SerDes技术广泛应用于网络端口,尤其是10Gbps背板系统。而背板系统通信距离长、系统组成元件多,在高数据率情况下会产生很多信号完整性问题。因此,本文基于10Gbps背板以太网规范,对SerDes背板信道进行建模和优化。本文在了解信号完整性问题机理的基础上,对背板系统采取“分而治之”的方法,分别对传输线、过孔、隔直电容等建立等效电路模型,然后在等效电路的基础上对它们进行优化,以改善信号完整性问题,最后再对系统级联仿真。首先本文对信道关键要素建立了等效电路模型。针对传输线,本文将原有片上传输线建模方法移植到板级传输线建模上,对电导部分进行简化处理,最终得到简单通用的等效电路模型。在处理过孔模型问题时将问题划分为两类,第一类为微带线-过孔-微带线结构,第二类为过孔-带状线-过孔结构。对第一类结构采用分段技术并使用半解析法对其建立等效电路模型,同时本文计算寄生电感和电阻得到较准确的等效电路模型。对第二类结构也采用分段技术,在前人利用模式分解求解平板域等效电路的基础上,对过孔寄生电感和电阻进行计算,使得模型更加准确。针对SMA(SubMiniature version A)连接器到传输线的转换部分,本文改进等效电路拓扑结构,并采用基于S参数的建模方法,最终得到前20GHz都很准确的模型。在结合各模块等效电路的基础上,本文对造成阻抗不连续的过孔、隔直电容等进行优化。针对SMA接头到传输线转换部分,本文根据计算出的“特征”阻抗提出在信号焊盘下方地平面挖去一块地平面的方法来对其进行优化,并且推导出需要挖去的地平面的大小与所关心的频段有关的结论,这对实际背板设计有一定的指导意义。本文完成了传输线长达1m的主体材料为FR4的背板系统设计,仿真结果符合IEEE 802.3ap协议中的10GBASE-KR规范。奈奎斯特频率5.15625GHz处仿真得到的差分插入损耗为11.1dB,回波损耗为15dB。